集積回路(IC)上のトランジスタが微細化する理由、そして「ムーアの法則」の限界〜半導体入門講座(4)

1965年に提唱された半導体の集積率は毎年2倍になる「ムーアの法則」のように、集積回路上のトランジスタ数は、いまだに伸び続けています。トランジスタが載せられた半導体チップは、ウェーハを出発点とし、その上に回路を焼き込んで作られます。ウェーハ上の配線で多数のトランジスタをつなげば複雑な回路でも1チップに収まることから、半導体の集積率、トランジスタ数の双方が共に向上してきました。今回は、トランジスタ微細化が伸長する理由や「ムーアの法則」の限界を解説しながら、半導体設計の分業化の動きについて簡単にご紹介します。

▽おすすめ関連記事

「ムーアの法則」通り、半導体の集積率はまだ上がっている

「シリコンチップに集積されるトランジスタの数は、毎年2倍で増えていく」。この法則こそ、インテル社を設立する前のフェアチャイルドセミコンダクターにいたゴードン・ムーア氏が提案していた「ムーアの法則」である。ムーアの法則は、ムーア氏がIEEE学会誌やElectronics誌に投稿した論文の中で述べられており、いつの間にかそのように呼ばれるようになった。

1960年ごろから商用化された集積回路(Integrated Circuit:IC)製品の集積度は、ほぼ毎年2倍のペースで上がっていった。1990年ごろにはそのスピードがやや緩まり18〜24カ月に2倍、というペースになり、最近では2年で2倍が定着しているようだ。

米市場調査会社のIC Insightsが2020年3月に発表したトランジスタ数の推移<図1>をみると、確かにトランジスタ数は飽和していない。いまだに伸び続けている。


<図1>ムーアの法則は成り立つ。トランジスタ数は2年で2倍に増加している。(出典:IC Insightsプレスリリース)
<図1>ムーアの法則は成り立つ。トランジスタ数は2年で2倍に増加している。(出典:IC Insightsプレスリリース)


集積回路上のトランジスタ数が増える理由

なぜ、半導体チップに集積するトランジスタの数はどんどん増えてムーアの法則が成り立ったのだろうか。

電子回路では樹脂絶縁板の上に配線回路を描き、トランジスタやICを載せて接続していくが、トランジスタを離して配置するよりも、たくさんのトランジスタを密に詰めて配置する方が性能は高く、消費電力は低くなる。トランジスタ同士を離して配線が長すぎると無駄に電気を流さなければならないが、近くにあれば少ない電気ですむからだ。

1個1個のトランジスタをプリント配線基板に載せるよりも、1個のシリコンチップ上に載せてその上で配線する方が、配線距離はずっと短くなる。半導体チップは、シリコン結晶を円形の薄い板状に加工したウェーハを出発点として、その上に回路を焼き込んで作る。例えば、<図2>のように1枚のシリコンウェーハを小さなチップに区切り、その小さな四角いチップ中に回路を描いていく。


<図2>シリコン結晶でできた1枚のウェーハ 。この上に四角いチップを多数作製していく。チップを小さくして数を増やせば、1枚のウェーハからより多くのチップを生産できる。
<図2>シリコン結晶でできた1枚のウェーハ 。この上に四角いチップを多数作製していく。チップを小さくして数を増やせば、1枚のウェーハからより多くのチップを生産できる。


チップ上に回路を構成できたら最後にチップを切り出していく。もし1個のチップにトランジスタが1個しかなく、それをつなげるとすると2つのチップで2個のトランジスタをつないだ回路ができる。こう考えて、できるだけ多くのトランジスタを1個のチップに詰め込んでしまおう、と考えて集積回路が生まれた。シリコン上の配線で多数のトランジスタをつなげば、複雑な回路でも1チップに収めることができる。


デナード則、トランジスタの微細化のメリット

多数のトランジスタを1チップに多数詰め込むために、1個のトランジスタをできるだけ小さくする方が都合は良い。実はトランジスタは小さくすればするほど性能が上がり、消費電力は低くなる、という恵まれた特長を持つ。

MOS(Metal-Oxide Semiconductor)型トランジスタでは、ドレインとソースの間の距離をできるだけ短くする方が電子の走る距離は短くなり、オフからオン、あるいはその逆の動作をする場合でも電子は短時間で走り抜ける。すなわち動作速度が速くなる。バイポーラ型トランジスタも同様に、コレクタとエミッタの距離を短く近づければ近づけるほど、電子は短時間で走り抜ける。

トランジスタを小さくすればするほど性能が上がる。このことを1970年代後半に理論的に裏付けたのがIBMワトソン研究所にいたロバート・デナード博士だった。

MOS型トランジスタの構造を縦横奥行きに渡って1/kで比例縮小し電源電圧も1/kで小さくすると、遅延時間が1/k、すなわち速度性能はk倍に、消費電力は1/k2に減る、というのである。極めて単純な計算で、トランジスタを比例縮小することはトランジスタにとってもメリットが大きかっただけに、ひたすら微細化することが集積回路にとってメリットは多かった。

デナード則とも言われた比例縮小則(スケーリング則)は、微細化の原典になり、MOS型トランジスタの微細化を推進した。



デジタル化、トランジスタの微細化が後押しされた背景

さらに集積化を後押ししたのは、デジタル化だった。トランジスタのオン、オフを1と0に対応させるデジタル回路は、MOS型トランジスタに適していた。MOS型トランジスタを多数用いる方が、コンデンサや抵抗、コイルなどをシリコンで作るよりもずっと小さな回路で実現できた。このため、できるだけデジタル回路で表現するようになった。

例えば、発振回路は、トランジスタと抵抗とコンデンサとコイルで作ることができるが、トランジスタを直列に並べ信号を伝達させるリング発振器で作る方が小さい回路で実現できる。

コイルやコンデンサ、抵抗をシリコン上で実現しようとすると面積が大きくなってしまう。このため、できるだけトランジスタで受動部品さえも表現してきた。例えば交流抵抗はトランジスタのスイッチと電気を貯めるコンデンサで表現することもできる。スイッチとコンデンサを使ったフィルタは、抵抗とコンデンサで使うフィルタをトランジスタとコンデンサで作るため、抵抗による無駄な電力消費は少なくなる。

もちろん、市場ではコンピュータ化が進み、デジタルICへの要求は増すばかりだった。つまり、市場もデジタルを求め、半導体側もデジタルは作りやすかったために要求に答えられたのである。


微細化技術の困難、「ムーアの法則」の限界

トランジスタを小さくするメリットが大きいことは微細化を進める原動力になった。MOS型トランジスタで作るメモリは微細化によって4倍ずつビット容量を増やすことができるようになり、4K、16K、64K、256K、1M、4M、16M、64Mへと4倍ずつ容量が増えていった。ただし、この後からは128M、256M、512M、1Gへと少しずつペースダウンするようになったが、これは製造上の難しさが増してきたためであり、また使う側にとっても適度な大きさの容量になりつつあったからでもあった。

ムーアの法則は、集積度の向上を表したのだが、製造上は微細化を意味していた。このため、いつの間にか微細化技術が困難になるにつれ、ムーアの法則はそろそろ限界に近づいている、と言われるようになった。


半導体の集積率向上による半導体設計の分業化

半導体ICの集積度が上がると共に、IC上の回路はとても複雑になってきた。このため、一人の設計者がICを設計することはできなくなっていった。IC上の回路をみんなで手分けして各々が一部の小さな回路設計し、それらを統合するという工程を経てきたが、それでも人手での作業には無理があり、自動化することになった。

VLSI(超高集積回路)と呼ばれる集積回路が出てきた1980年代中ごろから、IC全体を抽象化し全体設計から個別設計の自動化ツールが開発され、設計ツールを作る専門メーカーが現れてきた。

次回はこれらの半導体設計の分業化について紹介していきたい。


著者:津⽥建二(つだ・けんじ)
技術ジャーナリスト。東京⼯業⼤学理学部応⽤物理学科卒業後、⽇本電気(NEC)⼊社、半導体デバイスの開発等に従事。のち、⽇経マグロウヒル社(現在⽇経BP 社)⼊社、「⽇経エレクトロニクス」、「⽇経マイクロデバイス」、英⽂誌「Nikkei Electronics Asia」編集記者、副編集⻑、シニアエディター、アジア部⻑、国際部⻑など歴任。


▽半導体入門講座

▽おすすめ関連記事

こちらの記事もおすすめ(PR)